| Nyelv : |
|
| Enciklopédia közösség |Enciklopédia válaszok |Küldje el kérdését |Szókincs |Feltöltés ismeretek |
Az alacsony feszültségű differenciál-jelzés |
|
LVDS: alacsony feszültségű differenciál-jelzés, alacsony feszültségű differenciál jel. LVDS átviteli sebesség általában támogatják 155Mbps (körülbelül 77MHZ) felett. LVDS egy kis swing differenciál jel technológiát, amely lehetővé teszi, hogy a differenciális jel lehet a sorban, a NYÁK-on vagy a kiegyensúlyozott kábelek több száz Mbps átviteli sebesség, a kisfeszültségű és gyengeáramú hajtás kimeneti amplitúdó elérni az alacsony zajszint és alacsony energiafogyasztás. IEEE szabvány két LVDS jel meghatározott. ANSI/TIA/EIA-644, az ajánlott maximális sebessége 655Mbps, az elméleti határ mértéke 1.923Mbps. 1.1 LVDS jelátvitel álló 1. ábra LVDS jelátvitel összetétele diagram LVDS jelátvitel általában három részből áll: egy differenciális jeladó, differenciál jel összekapcsolása, a differenciál jel vevő.Differenciál jeladó: TTL jel kerül átalakításra nem egyensúlyi szállítás szimmetrikus LVDS jelátvitel. Jellemzően egy IC végezzük, mint például: DS90C031 Differenciál jel Vevő: alakítja LVDS jeleket TTL jelek szimmetrikus aszimmetrikus átvitel. Jellemzően egy IC végezzük, mint például: DS90C032 Differenciál jel összekapcsolása: Tartalmaz összekötő kábel (kábel vagy PCB nyomokat), lezáró ellenállás. Összhangban az IEEE követelményeinek, ellenállás 100 ohm. Mi általában úgy dönt, hogy 100.120 Euro. 1.2 LVDS jelszint jellemző A fizikai 1.2V LVDS interfész, mint a referencia előfeszítő feszültséget, amely kb 400mV hinta. LVDS sofőr hajtott egy áramforrás áll differenciál pár (általában áram 3,5 mA), LVDS vevő nagyon nagy bemeneti impedancia, a vezető kimeneti áram folyik át a legtöbb a megfelelő ellenállás 100Ω, és a vevő a bemeneti feszültség körülbelül 350mV. Állandó áramforrás jellemzői, lezáró ellenállás között 100-120 ohm, a feszültség hinta, mint: 3,5 mA * 100 = 350mV, 3,5 mA * 120 = 420mV. Alább LVDS és PECL (optikai adó használt szint) szint változása. 2. ábra LVDS és PECL szint ikonra Azáltal, a logikai "0" szint a logikai "1" szint van, hogy szükség van az idő. Mivel az LVDS jelszint fizikai 0.85 - 1.55V között, amely a logikai "0" szint a logikai "1" szint idő sokkal gyorsabb, mint a TTL szint, ez több alkalmas átvitelére LVDS Nagy sebességű jel változik. A funkciók alacsony fogyasztás alacsony. Alkalmazkodni a gyors változások a technológia alacsony jel mikroelektronikai tervezés sok példa van, mint például: FPGA chip core tápfeszültsége 2 5V vagy 1.8V, PC CPU mag feszültség PIII800EB a 1.8V, adatátviteli számos területen. funkció chipek kisfeszültségű technológia. 1.3 differenciál jel zajvédettség Mint látható, a differenciál jel átviteli vonal, ha az ideális helyzet, nincs interferencia vonal, Az adó oldalon, a kép lehet érteni, mint: IN = IN - IN- A fogadó oldalon is lehet értelmezni, mint: IN - IN-OUT = Tehát: OUT = IN Az aktuális vonal átviteli, interferencia vonalak, valamint megjelenik a differenciál pár, Az átviteli oldalon is: IN = IN - IN- |
| Használó Felülvizsgálati |
|
Nincs még hozzászólás |
